10AX115H2F34E2SG FPGA Arria® 10 GX ಕುಟುಂಬ 1150000 ಕೋಶಗಳು 20nm ತಂತ್ರಜ್ಞಾನ 0.9V 1152-ಪಿನ್ FC-FBGA
ಉತ್ಪನ್ನದ ತಾಂತ್ರಿಕ ವಿಶೇಷಣಗಳು
| EU RoHS | ಕಂಪ್ಲೈಂಟ್ |
| ECCN (US) | 3A991 |
| ಭಾಗ ಸ್ಥಿತಿ | ಸಕ್ರಿಯ |
| HTS | 8542.39.00.01 |
| SVHC | ಹೌದು |
| SVHC ಮಿತಿ ಮೀರಿದೆ | ಹೌದು |
| ಆಟೋಮೋಟಿವ್ | No |
| PPAP | No |
| ಕೌಟುಂಬಿಕ ಹೆಸರು | Arria® 10 GX |
| ಪ್ರಕ್ರಿಯೆ ತಂತ್ರಜ್ಞಾನ | 20nm |
| ಬಳಕೆದಾರ I/Os | 504 |
| ನೋಂದಣಿಗಳ ಸಂಖ್ಯೆ | 1708800 |
| ಆಪರೇಟಿಂಗ್ ಸಪ್ಲೈ ವೋಲ್ಟೇಜ್ (V) | 0.9 |
| ಲಾಜಿಕ್ ಅಂಶಗಳು | 1150000 |
| ಗುಣಕಗಳ ಸಂಖ್ಯೆ | 3036 (18x19) |
| ಪ್ರೋಗ್ರಾಂ ಮೆಮೊರಿ ಪ್ರಕಾರ | SRAM |
| ಎಂಬೆಡೆಡ್ ಮೆಮೊರಿ (Kbit) | 54260 |
| ಬ್ಲಾಕ್ RAM ನ ಒಟ್ಟು ಸಂಖ್ಯೆ | 2713 |
| EMAC ಗಳು | 3 |
| ಸಾಧನ ಲಾಜಿಕ್ ಘಟಕಗಳು | 1150000 |
| ಡಿಎಲ್‌ಎಲ್/ಪಿಎಲ್‌ಎಲ್‌ಗಳ ಸಾಧನ ಸಂಖ್ಯೆ | 32 |
| ಟ್ರಾನ್ಸ್ಸಿವರ್ ಚಾನಲ್ಗಳು | 96 |
| ಟ್ರಾನ್ಸ್ಸಿವರ್ ವೇಗ (Gbps) | 17.4 |
| ಮೀಸಲಿಟ್ಟ ಡಿಎಸ್ಪಿ | 1518 |
| PCIe | 4 |
| ಪ್ರೋಗ್ರಾಮಬಿಲಿಟಿ | ಹೌದು |
| ರಿಪ್ರೊಗ್ರಾಮೆಬಿಲಿಟಿ ಬೆಂಬಲ | ಹೌದು |
| ನಕಲು ರಕ್ಷಣೆ | ಹೌದು |
| ಇನ್-ಸಿಸ್ಟಮ್ ಪ್ರೋಗ್ರಾಮಬಿಲಿಟಿ | ಹೌದು |
| ಸ್ಪೀಡ್ ಗ್ರೇಡ್ | 2 |
| ಏಕ-ಮುಕ್ತ I/O ಮಾನದಂಡಗಳು | LVTTL|LVCMOS |
| ಬಾಹ್ಯ ಮೆಮೊರಿ ಇಂಟರ್ಫೇಸ್ | DDR3 SDRAM|DDR4|LPDDR3|RLDRAM II|RLDRAM III|QDRII+SRAM |
| ಕನಿಷ್ಠ ಆಪರೇಟಿಂಗ್ ಸಪ್ಲೈ ವೋಲ್ಟೇಜ್ (V) | 0.87 |
| ಗರಿಷ್ಠ ಆಪರೇಟಿಂಗ್ ಸಪ್ಲೈ ವೋಲ್ಟೇಜ್ (V) | 0.93 |
| I/O ವೋಲ್ಟೇಜ್ (V) | 1.2|1.25|1.35|1.5|1.8|2.5|3 |
| ಕನಿಷ್ಠ ಕಾರ್ಯಾಚರಣಾ ತಾಪಮಾನ (°C) | 0 |
| ಗರಿಷ್ಠ ಕಾರ್ಯಾಚರಣಾ ತಾಪಮಾನ (°C) | 100 |
| ಪೂರೈಕೆದಾರ ತಾಪಮಾನ ಗ್ರೇಡ್ | ವಿಸ್ತರಿಸಲಾಗಿದೆ |
| ವ್ಯಾಪಾರ ಹೆಸರು | ಅರ್ರಿಯಾ |
| ಆರೋಹಿಸುವಾಗ | ಮೇಲ್ಮೈ ಮೌಂಟ್ |
| ಪ್ಯಾಕೇಜ್ ಎತ್ತರ | 2.95 |
| ಪ್ಯಾಕೇಜ್ ಅಗಲ | 35 |
| ಪ್ಯಾಕೇಜ್ ಉದ್ದ | 35 |
| ಪಿಸಿಬಿ ಬದಲಾಗಿದೆ | 1152 |
| ಪ್ರಮಾಣಿತ ಪ್ಯಾಕೇಜ್ ಹೆಸರು | BGA |
| ಪೂರೈಕೆದಾರ ಪ್ಯಾಕೇಜ್ | FC-FBGA |
| ಪಿನ್ ಎಣಿಕೆ | 1152 |
| ಲೀಡ್ ಆಕಾರ | ಚೆಂಡು |
FPGA ಮತ್ತು CPLD ನಡುವಿನ ವ್ಯತ್ಯಾಸ ಮತ್ತು ಸಂಬಂಧ
1. FPGA ವ್ಯಾಖ್ಯಾನ ಮತ್ತು ಗುಣಲಕ್ಷಣಗಳು
FPGAಲಾಜಿಕ್ ಸೆಲ್ ಅರೇ (LCA) ಮತ್ತು ಕಾನ್ಫಿಗರ್ ಮಾಡಬಹುದಾದ ಲಾಜಿಕ್ ಬ್ಲಾಕ್ (CLB) ಮತ್ತು ಇನ್‌ಪುಟ್ ಔಟ್ಪುಟ್ (IOB) ಬ್ಲಾಕ್ ಮತ್ತು ಇಂಟರ್‌ಕನೆಕ್ಟ್ ಹೆಸರಿನ ಹೊಸ ಪರಿಕಲ್ಪನೆಯನ್ನು ಅಳವಡಿಸಿಕೊಳ್ಳುತ್ತದೆ.ಕಾನ್ಫಿಗರ್ ಮಾಡಬಹುದಾದ ಲಾಜಿಕ್ ಮಾಡ್ಯೂಲ್ ಬಳಕೆದಾರರ ಕಾರ್ಯವನ್ನು ಅರಿತುಕೊಳ್ಳುವ ಮೂಲ ಘಟಕವಾಗಿದೆ, ಇದನ್ನು ಸಾಮಾನ್ಯವಾಗಿ ಒಂದು ಶ್ರೇಣಿಯಲ್ಲಿ ಜೋಡಿಸಲಾಗುತ್ತದೆ ಮತ್ತು ಇಡೀ ಚಿಪ್ ಅನ್ನು ಹರಡುತ್ತದೆ.ಇನ್‌ಪುಟ್-ಔಟ್ಪುಟ್ ಮಾಡ್ಯೂಲ್ IOB ಚಿಪ್‌ನಲ್ಲಿನ ಲಾಜಿಕ್ ಮತ್ತು ಬಾಹ್ಯ ಪ್ಯಾಕೇಜ್ ಪಿನ್ ನಡುವಿನ ಇಂಟರ್ಫೇಸ್ ಅನ್ನು ಪೂರ್ಣಗೊಳಿಸುತ್ತದೆ ಮತ್ತು ಸಾಮಾನ್ಯವಾಗಿ ಚಿಪ್ ಅರೇ ಸುತ್ತಲೂ ಜೋಡಿಸಲಾಗುತ್ತದೆ.ಆಂತರಿಕ ವೈರಿಂಗ್ ವಿವಿಧ ಉದ್ದದ ತಂತಿ ವಿಭಾಗಗಳು ಮತ್ತು ಕೆಲವು ಪ್ರೋಗ್ರಾಮೆಬಲ್ ಸಂಪರ್ಕ ಸ್ವಿಚ್‌ಗಳನ್ನು ಒಳಗೊಂಡಿರುತ್ತದೆ, ಇದು ವಿವಿಧ ಪ್ರೋಗ್ರಾಮೆಬಲ್ ಲಾಜಿಕ್ ಬ್ಲಾಕ್‌ಗಳು ಅಥವಾ I/O ಬ್ಲಾಕ್‌ಗಳನ್ನು ಒಂದು ನಿರ್ದಿಷ್ಟ ಕಾರ್ಯದೊಂದಿಗೆ ಸರ್ಕ್ಯೂಟ್ ರೂಪಿಸಲು ಸಂಪರ್ಕಿಸುತ್ತದೆ.
FPGA ಯ ಮೂಲ ಲಕ್ಷಣಗಳು:
- ASIC ಸರ್ಕ್ಯೂಟ್ ಅನ್ನು ವಿನ್ಯಾಸಗೊಳಿಸಲು FPGA ಅನ್ನು ಬಳಸುವುದರಿಂದ, ಬಳಕೆದಾರರು ಪ್ರೊಜೆಕ್ಟ್ ಉತ್ಪಾದನೆಯ ಅಗತ್ಯವಿಲ್ಲ, ಸೂಕ್ತವಾದ ಚಿಪ್ ಅನ್ನು ಪಡೆಯಬಹುದು;
- FPGA ಅನ್ನು ಇತರ ಸಂಪೂರ್ಣ ಕಸ್ಟಮೈಸ್ ಮಾಡಿದ ಅಥವಾ ಅರೆ-ಕಸ್ಟಮೈಸ್ ಮಾಡಿದ ಪೈಲಟ್ ಮಾದರಿಯಾಗಿ ಬಳಸಬಹುದುASIC ಸರ್ಕ್ಯೂಟ್‌ಗಳು;
- FPGA ನಲ್ಲಿ ಹೇರಳವಾದ ಪ್ರಚೋದಕಗಳು ಮತ್ತು I/O ಪಿನ್‌ಗಳು ಇವೆ;
- ಎಫ್‌ಪಿಜಿಎ ಕಡಿಮೆ ವಿನ್ಯಾಸ ಚಕ್ರವನ್ನು ಹೊಂದಿರುವ ಸಾಧನಗಳಲ್ಲಿ ಒಂದಾಗಿದೆ, ಕಡಿಮೆ ಅಭಿವೃದ್ಧಿ ವೆಚ್ಚ ಮತ್ತು ASIC ಸರ್ಕ್ಯೂಟ್‌ನಲ್ಲಿ ಕಡಿಮೆ ಅಪಾಯ.
- FPGA ಹೆಚ್ಚಿನ ವೇಗದ CHMOS ಪ್ರಕ್ರಿಯೆಯನ್ನು ಅಳವಡಿಸಿಕೊಳ್ಳುತ್ತದೆ, ಕಡಿಮೆ ವಿದ್ಯುತ್ ಬಳಕೆ, ಮತ್ತು CMOS ಮತ್ತು TTL ಮಟ್ಟಗಳೊಂದಿಗೆ ಹೊಂದಿಕೊಳ್ಳುತ್ತದೆ.
2, CPLD ವ್ಯಾಖ್ಯಾನ ಮತ್ತು ಗುಣಲಕ್ಷಣಗಳು
CPLDಮುಖ್ಯವಾಗಿ ಪ್ರೋಗ್ರಾಮೆಬಲ್ ಇಂಟರ್‌ಕನೆಕ್ಷನ್ ಮ್ಯಾಟ್ರಿಕ್ಸ್ ಘಟಕದ ಮಧ್ಯಭಾಗದ ಸುತ್ತಲೂ ಪ್ರೋಗ್ರಾಮೆಬಲ್ ಲಾಜಿಕ್ ಮ್ಯಾಕ್ರೋ ಸೆಲ್ (LMC) ಯಿಂದ ಕೂಡಿದೆ, ಇದರಲ್ಲಿ LMC ಲಾಜಿಕ್ ರಚನೆಯು ಹೆಚ್ಚು ಸಂಕೀರ್ಣವಾಗಿದೆ ಮತ್ತು ಸಂಕೀರ್ಣ I/O ಯುನಿಟ್ ಇಂಟರ್‌ಕನೆಕ್ಷನ್ ರಚನೆಯನ್ನು ಹೊಂದಿದೆ, ಇದರ ಪ್ರಕಾರ ಬಳಕೆದಾರರಿಂದ ರಚಿಸಬಹುದು ಕೆಲವು ಕಾರ್ಯಗಳನ್ನು ಪೂರ್ಣಗೊಳಿಸಲು ನಿರ್ದಿಷ್ಟ ಸರ್ಕ್ಯೂಟ್ ರಚನೆಯ ಅಗತ್ಯತೆಗಳು.ಸಿಪಿಎಲ್‌ಡಿಯಲ್ಲಿ ಲಾಜಿಕ್ ಬ್ಲಾಕ್‌ಗಳು ಸ್ಥಿರ ಉದ್ದದ ಲೋಹದ ತಂತಿಗಳೊಂದಿಗೆ ಅಂತರ್ಸಂಪರ್ಕಿಸಲ್ಪಟ್ಟಿರುವುದರಿಂದ, ವಿನ್ಯಾಸಗೊಳಿಸಲಾದ ಲಾಜಿಕ್ ಸರ್ಕ್ಯೂಟ್ ಸಮಯದ ಮುನ್ಸೂಚನೆಯನ್ನು ಹೊಂದಿದೆ ಮತ್ತು ವಿಭಜಿತ ಅಂತರ್ಸಂಪರ್ಕ ರಚನೆಯ ಸಮಯದ ಅಪೂರ್ಣ ಮುನ್ಸೂಚನೆಯ ಅನನುಕೂಲತೆಯನ್ನು ತಪ್ಪಿಸುತ್ತದೆ.1990 ರ ಹೊತ್ತಿಗೆ, CPLD ಹೆಚ್ಚು ವೇಗವಾಗಿ ಅಭಿವೃದ್ಧಿ ಹೊಂದಿತು, ವಿದ್ಯುತ್ ಅಳಿಸುವಿಕೆ ಗುಣಲಕ್ಷಣಗಳೊಂದಿಗೆ ಮಾತ್ರವಲ್ಲದೆ, ಎಡ್ಜ್ ಸ್ಕ್ಯಾನಿಂಗ್ ಮತ್ತು ಆನ್‌ಲೈನ್ ಪ್ರೋಗ್ರಾಮಿಂಗ್‌ನಂತಹ ಸುಧಾರಿತ ವೈಶಿಷ್ಟ್ಯಗಳೊಂದಿಗೆ.
CPLD ಪ್ರೋಗ್ರಾಮಿಂಗ್ ಗುಣಲಕ್ಷಣಗಳು ಈ ಕೆಳಗಿನಂತಿವೆ:
- ತಾರ್ಕಿಕ ಮತ್ತು ಮೆಮೊರಿ ಸಂಪನ್ಮೂಲಗಳು ಹೇರಳವಾಗಿವೆ (ಸೈಪ್ರೆಸ್ De1ta 39K200 480 Kb ಗಿಂತ ಹೆಚ್ಚು RAM ಅನ್ನು ಹೊಂದಿದೆ);
- ಅನಗತ್ಯ ರೂಟಿಂಗ್ ಸಂಪನ್ಮೂಲಗಳೊಂದಿಗೆ ಹೊಂದಿಕೊಳ್ಳುವ ಸಮಯ ಮಾದರಿ;
- ಪಿನ್ ಔಟ್ಪುಟ್ ಅನ್ನು ಬದಲಾಯಿಸಲು ಹೊಂದಿಕೊಳ್ಳುವ;
- ಸಿಸ್ಟಂನಲ್ಲಿ ಸ್ಥಾಪಿಸಬಹುದು ಮತ್ತು ರಿಪ್ರೋಗ್ರಾಮ್ ಮಾಡಬಹುದು;
- ಹೆಚ್ಚಿನ ಸಂಖ್ಯೆಯ I/O ಘಟಕಗಳು;
3. FPGA ಮತ್ತು CPLD ನಡುವಿನ ವ್ಯತ್ಯಾಸಗಳು ಮತ್ತು ಸಂಪರ್ಕಗಳು
CPLD ಎಂಬುದು ಸಂಕೀರ್ಣ ಪ್ರೋಗ್ರಾಮೆಬಲ್ ಲಾಜಿಕ್ ಸಾಧನದ ಸಂಕ್ಷೇಪಣವಾಗಿದೆ, FPGA ಎಂಬುದು ಕ್ಷೇತ್ರ ಪ್ರೋಗ್ರಾಮೆಬಲ್ ಗೇಟ್ ರಚನೆಯ ಸಂಕ್ಷೇಪಣವಾಗಿದೆ, ಎರಡರ ಕಾರ್ಯವು ಮೂಲತಃ ಒಂದೇ ಆಗಿರುತ್ತದೆ, ಆದರೆ ಅನುಷ್ಠಾನದ ತತ್ವವು ಸ್ವಲ್ಪ ವಿಭಿನ್ನವಾಗಿದೆ, ಆದ್ದರಿಂದ ನಾವು ಕೆಲವೊಮ್ಮೆ ಎರಡರ ನಡುವಿನ ವ್ಯತ್ಯಾಸವನ್ನು ಒಟ್ಟಾರೆಯಾಗಿ ನಿರ್ಲಕ್ಷಿಸಬಹುದು. ಪ್ರೊಗ್ರಾಮೆಬಲ್ ಲಾಜಿಕ್ ಸಾಧನ ಅಥವಾ CPLD/FPGA ಎಂದು ಉಲ್ಲೇಖಿಸಲಾಗಿದೆ.CPLD/FPGas ಅನ್ನು ಉತ್ಪಾದಿಸುವ ಹಲವಾರು ಕಂಪನಿಗಳಿವೆ, ದೊಡ್ಡ ಮೂರು ಎಂದರೆ ALTERA, XILINX, ಮತ್ತು LAT-TICE.CPLD ವಿಘಟನೆಯ ಸಂಯೋಜಿತ ತರ್ಕ ಕಾರ್ಯವು ತುಂಬಾ ಪ್ರಬಲವಾಗಿದೆ, ಒಂದು ಮ್ಯಾಕ್ರೋ ಘಟಕವು ಒಂದು ಡಜನ್ ಅಥವಾ 20-30 ಕ್ಕಿಂತ ಹೆಚ್ಚು ಸಂಯೋಜಿತ ಲಾಜಿಕ್ ಇನ್‌ಪುಟ್ ಅನ್ನು ಕೊಳೆಯಬಹುದು.ಆದಾಗ್ಯೂ, FPGA ಯ LUT ಕೇವಲ 4 ಇನ್‌ಪುಟ್‌ಗಳ ಸಂಯೋಜನೆಯ ತರ್ಕವನ್ನು ನಿಭಾಯಿಸುತ್ತದೆ, ಆದ್ದರಿಂದ ಡಿಕೋಡಿಂಗ್‌ನಂತಹ ಸಂಕೀರ್ಣ ಸಂಯೋಜನೆಯ ತರ್ಕವನ್ನು ವಿನ್ಯಾಸಗೊಳಿಸಲು CPLD ಸೂಕ್ತವಾಗಿದೆ.ಆದಾಗ್ಯೂ, FPGA ಯ ಉತ್ಪಾದನಾ ಪ್ರಕ್ರಿಯೆಯು FPGA ಚಿಪ್‌ನಲ್ಲಿರುವ LUT ಗಳು ಮತ್ತು ಟ್ರಿಗ್ಗರ್‌ಗಳ ಸಂಖ್ಯೆಯು ತುಂಬಾ ದೊಡ್ಡದಾಗಿದೆ ಎಂದು ನಿರ್ಧರಿಸುತ್ತದೆ, ಸಾಮಾನ್ಯವಾಗಿ ಸಾವಿರಾರು ಸಾವಿರ, CPLD ಸಾಮಾನ್ಯವಾಗಿ 512 ತಾರ್ಕಿಕ ಘಟಕಗಳನ್ನು ಮಾತ್ರ ಸಾಧಿಸಬಹುದು ಮತ್ತು ಚಿಪ್ ಬೆಲೆಯನ್ನು ತಾರ್ಕಿಕ ಸಂಖ್ಯೆಯಿಂದ ಭಾಗಿಸಿದರೆ ಘಟಕಗಳು, FPGA ಯ ಸರಾಸರಿ ತಾರ್ಕಿಕ ಘಟಕ ವೆಚ್ಚವು CPLD ಗಿಂತ ಕಡಿಮೆಯಾಗಿದೆ.ಆದ್ದರಿಂದ ಸಂಕೀರ್ಣ ಸಮಯದ ತರ್ಕವನ್ನು ವಿನ್ಯಾಸಗೊಳಿಸುವಂತಹ ವಿನ್ಯಾಸದಲ್ಲಿ ಹೆಚ್ಚಿನ ಸಂಖ್ಯೆಯ ಪ್ರಚೋದಕಗಳನ್ನು ಬಳಸಿದರೆ, ನಂತರ FPGA ಅನ್ನು ಬಳಸುವುದು ಉತ್ತಮ ಆಯ್ಕೆಯಾಗಿದೆ.
FPGA ಮತ್ತು CPLD ಎರಡೂ ಪ್ರೊಗ್ರಾಮೆಬಲ್ ASIC ಸಾಧನಗಳಾಗಿದ್ದರೂ ಮತ್ತು ಅನೇಕ ಸಾಮಾನ್ಯ ಗುಣಲಕ್ಷಣಗಳನ್ನು ಹೊಂದಿದ್ದರೂ, CPLD ಮತ್ತು FPGA ರಚನೆಯಲ್ಲಿನ ವ್ಯತ್ಯಾಸಗಳಿಂದಾಗಿ, ಅವುಗಳು ತಮ್ಮದೇ ಆದ ಗುಣಲಕ್ಷಣಗಳನ್ನು ಹೊಂದಿವೆ:
- ವಿವಿಧ ಕ್ರಮಾವಳಿಗಳು ಮತ್ತು ಸಂಯೋಜಿತ ತರ್ಕವನ್ನು ಪೂರ್ಣಗೊಳಿಸಲು CPLD ಹೆಚ್ಚು ಸೂಕ್ತವಾಗಿದೆ ಮತ್ತು ಅನುಕ್ರಮ ತರ್ಕವನ್ನು ಪೂರ್ಣಗೊಳಿಸಲು FPGA ಹೆಚ್ಚು ಸೂಕ್ತವಾಗಿದೆ.ಬೇರೆ ರೀತಿಯಲ್ಲಿ ಹೇಳುವುದಾದರೆ, FPGA ಫ್ಲಿಪ್-ಫ್ಲಾಪ್ ಶ್ರೀಮಂತ ರಚನೆಗೆ ಹೆಚ್ಚು ಸೂಕ್ತವಾಗಿದೆ, ಆದರೆ CPLD ಫ್ಲಿಪ್-ಫ್ಲಾಪ್ ಸೀಮಿತ ಮತ್ತು ಉತ್ಪನ್ನ ಪದದ ಶ್ರೀಮಂತ ರಚನೆಗೆ ಹೆಚ್ಚು ಸೂಕ್ತವಾಗಿದೆ.
- CPLD ಯ ನಿರಂತರ ರೂಟಿಂಗ್ ರಚನೆಯು ಅದರ ಸಮಯದ ವಿಳಂಬವು ಏಕರೂಪವಾಗಿದೆ ಮತ್ತು ಊಹಿಸಬಹುದಾದದು ಎಂದು ನಿರ್ಧರಿಸುತ್ತದೆ, ಆದರೆ FPGA ಯ ವಿಭಜಿತ ರೂಟಿಂಗ್ ರಚನೆಯು ಅದರ ವಿಳಂಬವು ಅನಿರೀಕ್ಷಿತವಾಗಿದೆ ಎಂದು ನಿರ್ಧರಿಸುತ್ತದೆ.
- ಪ್ರೋಗ್ರಾಮಿಂಗ್‌ನಲ್ಲಿ CPLD ಗಿಂತ FPGA ಹೆಚ್ಚು ನಮ್ಯತೆಯನ್ನು ಹೊಂದಿದೆ.
- ಸ್ಥಿರ ಆಂತರಿಕ ಸರ್ಕ್ಯೂಟ್‌ನ ಲಾಜಿಕ್ ಕಾರ್ಯವನ್ನು ಮಾರ್ಪಡಿಸುವ ಮೂಲಕ CPLD ಅನ್ನು ಪ್ರೋಗ್ರಾಮ್ ಮಾಡಲಾಗುತ್ತದೆ, ಆದರೆ FPGA ಅನ್ನು ಆಂತರಿಕ ಸಂಪರ್ಕದ ವೈರಿಂಗ್ ಅನ್ನು ಬದಲಾಯಿಸುವ ಮೂಲಕ ಪ್ರೋಗ್ರಾಮ್ ಮಾಡಲಾಗುತ್ತದೆ.
- Fpgas ಅನ್ನು ಲಾಜಿಕ್ ಗೇಟ್‌ಗಳ ಅಡಿಯಲ್ಲಿ ಪ್ರೋಗ್ರಾಮ್ ಮಾಡಬಹುದು, ಆದರೆ CPLDS ಅನ್ನು ಲಾಜಿಕ್ ಬ್ಲಾಕ್‌ಗಳ ಅಡಿಯಲ್ಲಿ ಪ್ರೋಗ್ರಾಮ್ ಮಾಡಲಾಗುತ್ತದೆ.
- CPLD ಗಿಂತ FPGA ಹೆಚ್ಚು ಸಂಯೋಜಿತವಾಗಿದೆ ಮತ್ತು ಹೆಚ್ಚು ಸಂಕೀರ್ಣವಾದ ವೈರಿಂಗ್ ರಚನೆ ಮತ್ತು ತರ್ಕ ಅನುಷ್ಠಾನವನ್ನು ಹೊಂದಿದೆ.
ಸಾಮಾನ್ಯವಾಗಿ, CPLD ಯ ವಿದ್ಯುತ್ ಬಳಕೆಯು FPGA ಗಿಂತ ದೊಡ್ಡದಾಗಿದೆ ಮತ್ತು ಹೆಚ್ಚಿನ ಏಕೀಕರಣ ಪದವಿ, ಹೆಚ್ಚು ಸ್ಪಷ್ಟವಾಗಿರುತ್ತದೆ.
