XC7Z100-2FFG900I – ಇಂಟಿಗ್ರೇಟೆಡ್ ಸರ್ಕ್ಯೂಟ್‌ಗಳು, ಎಂಬೆಡೆಡ್, ಸಿಸ್ಟಮ್ ಆನ್ ಚಿಪ್ (SoC)
ಉತ್ಪನ್ನ ಗುಣಲಕ್ಷಣಗಳು
| ಮಾದರಿ | ವಿವರಣೆ |
| ವರ್ಗ | ಇಂಟಿಗ್ರೇಟೆಡ್ ಸರ್ಕ್ಯೂಟ್‌ಗಳು (ICs) |
| Mfr | AMD |
| ಸರಣಿ | Zynq®-7000 |
| ಪ್ಯಾಕೇಜ್ | ತಟ್ಟೆ |
| ಉತ್ಪನ್ನ ಸ್ಥಿತಿ | ಸಕ್ರಿಯ |
| ವಾಸ್ತುಶಿಲ್ಪ | MCU, FPGA |
| ಕೋರ್ ಪ್ರೊಸೆಸರ್ | CoreSight™ ಜೊತೆಗೆ ಡ್ಯುಯಲ್ ARM® Cortex®-A9 MPCore™ |
| ಫ್ಲ್ಯಾಶ್ ಗಾತ್ರ | - |
| RAM ಗಾತ್ರ | 256KB |
| ಪೆರಿಫೆರಲ್ಸ್ | DMA |
| ಸಂಪರ್ಕ | CANbus, EBI/EMI, ಎತರ್ನೆಟ್, I²C, MMC/SD/SDIO, SPI, UART/USART, USB OTG |
| ವೇಗ | 800MHz |
| ಪ್ರಾಥಮಿಕ ಗುಣಲಕ್ಷಣಗಳು | Kintex™-7 FPGA, 444K ಲಾಜಿಕ್ ಕೋಶಗಳು |
| ಕಾರ್ಯನಿರ್ವಹಣಾ ಉಷ್ಣಾಂಶ | -40°C ~ 100°C (TJ) |
| ಪ್ಯಾಕೇಜ್ / ಕೇಸ್ | 900-BBGA, FCBGA |
| ಪೂರೈಕೆದಾರ ಸಾಧನ ಪ್ಯಾಕೇಜ್ | 900-FCBGA (31x31) |
| I/O ಸಂಖ್ಯೆ | 212 |
| ಮೂಲ ಉತ್ಪನ್ನ ಸಂಖ್ಯೆ | XC7Z100 |
ದಾಖಲೆಗಳು ಮತ್ತು ಮಾಧ್ಯಮ
| ಸಂಪನ್ಮೂಲ ಪ್ರಕಾರ | LINK |
| ಡೇಟಾಶೀಟ್‌ಗಳು | XC7Z030,35,45,100 ಡೇಟಾಶೀಟ್ |
| ಉತ್ಪನ್ನ ತರಬೇತಿ ಮಾಡ್ಯೂಲ್ಗಳು | TI ಪವರ್ ಮ್ಯಾನೇಜ್‌ಮೆಂಟ್ ಪರಿಹಾರಗಳೊಂದಿಗೆ ಸರಣಿ 7 Xilinx FPGAಗಳನ್ನು ಪವರ್ ಮಾಡುವುದು |
| ಪರಿಸರ ಮಾಹಿತಿ | Xiliinx RoHS Cert |
| ವೈಶಿಷ್ಟ್ಯಗೊಳಿಸಿದ ಉತ್ಪನ್ನ | ಎಲ್ಲಾ ಪ್ರೋಗ್ರಾಮೆಬಲ್ Zynq®-7000 SoC |
| PCN ವಿನ್ಯಾಸ/ವಿವರಣೆ | Mult Dev ಮೆಟೀರಿಯಲ್ Chg 16/ಡಿಸೆಂಬರ್/2019 |
| PCN ಪ್ಯಾಕೇಜಿಂಗ್ | ಬಹು ಸಾಧನಗಳು 26/Jun/2017 |
ಪರಿಸರ ಮತ್ತು ರಫ್ತು ವರ್ಗೀಕರಣಗಳು
| ಗುಣಲಕ್ಷಣ | ವಿವರಣೆ |
| RoHS ಸ್ಥಿತಿ | ROHS3 ಕಂಪ್ಲೈಂಟ್ |
| ತೇವಾಂಶದ ಸೂಕ್ಷ್ಮತೆಯ ಮಟ್ಟ (MSL) | 4 (72 ಗಂಟೆಗಳು) |
| ರೀಚ್ ಸ್ಥಿತಿ | ರೀಚ್ ಬಾಧಿತವಾಗಿಲ್ಲ |
| ECCN | 3A991D |
| HTSUS | 8542.39.0001 |
SoC
ಮೂಲ SoC ಆರ್ಕಿಟೆಕ್ಚರ್
ವಿಶಿಷ್ಟವಾದ ಸಿಸ್ಟಮ್-ಆನ್-ಚಿಪ್ ಆರ್ಕಿಟೆಕ್ಚರ್ ಈ ಕೆಳಗಿನ ಅಂಶಗಳನ್ನು ಒಳಗೊಂಡಿದೆ:
- ಕನಿಷ್ಠ ಒಂದು ಮೈಕ್ರೊಕಂಟ್ರೋಲರ್ (MCU) ಅಥವಾ ಮೈಕ್ರೊಪ್ರೊಸೆಸರ್ (MPU) ಅಥವಾ ಡಿಜಿಟಲ್ ಸಿಗ್ನಲ್ ಪ್ರೊಸೆಸರ್ (DSP), ಆದರೆ ಬಹು ಪ್ರೊಸೆಸರ್ ಕೋರ್ಗಳು ಇರಬಹುದು.
- ಮೆಮೊರಿಯು RAM, ROM, EEPROM ಮತ್ತು ಫ್ಲ್ಯಾಶ್ ಮೆಮೊರಿಯ ಒಂದು ಅಥವಾ ಹೆಚ್ಚಿನದಾಗಿರಬಹುದು.
- ಸಮಯ ನಾಡಿ ಸಂಕೇತಗಳನ್ನು ಒದಗಿಸಲು ಆಸಿಲೇಟರ್ ಮತ್ತು ಹಂತ-ಲಾಕ್ ಲೂಪ್ ಸರ್ಕ್ಯೂಟ್ರಿ.
- ಕೌಂಟರ್‌ಗಳು ಮತ್ತು ಟೈಮರ್‌ಗಳನ್ನು ಒಳಗೊಂಡಿರುವ ಪೆರಿಫೆರಲ್ಸ್, ವಿದ್ಯುತ್ ಸರಬರಾಜು ಸರ್ಕ್ಯೂಟ್‌ಗಳು.
- ಯುಎಸ್‌ಬಿ, ಫೈರ್‌ವೈರ್, ಈಥರ್ನೆಟ್, ಯುನಿವರ್ಸಲ್ ಅಸಮಕಾಲಿಕ ಟ್ರಾನ್ಸ್‌ಸಿವರ್ ಮತ್ತು ಸೀರಿಯಲ್ ಪೆರಿಫೆರಲ್ ಇಂಟರ್‌ಫೇಸ್‌ಗಳಂತಹ ಸಂಪರ್ಕದ ವಿವಿಧ ಮಾನದಂಡಗಳಿಗೆ ಇಂಟರ್‌ಫೇಸ್‌ಗಳು.
- ಡಿಜಿಟಲ್ ಮತ್ತು ಅನಲಾಗ್ ಸಿಗ್ನಲ್‌ಗಳ ನಡುವೆ ಪರಿವರ್ತನೆಗಾಗಿ ADC/DAC.
- ವೋಲ್ಟೇಜ್ ನಿಯಂತ್ರಣ ಸರ್ಕ್ಯೂಟ್‌ಗಳು ಮತ್ತು ವೋಲ್ಟೇಜ್ ನಿಯಂತ್ರಕಗಳು.
SoC ಗಳ ಮಿತಿಗಳು
ಪ್ರಸ್ತುತ, SoC ಸಂವಹನ ಆರ್ಕಿಟೆಕ್ಚರ್‌ಗಳ ವಿನ್ಯಾಸವು ತುಲನಾತ್ಮಕವಾಗಿ ಪ್ರಬುದ್ಧವಾಗಿದೆ.ಹೆಚ್ಚಿನ ಚಿಪ್ ಕಂಪನಿಗಳು ತಮ್ಮ ಚಿಪ್ ತಯಾರಿಕೆಗಾಗಿ SoC ಆರ್ಕಿಟೆಕ್ಚರ್‌ಗಳನ್ನು ಬಳಸುತ್ತವೆ.ಆದಾಗ್ಯೂ, ವಾಣಿಜ್ಯ ಅನ್ವಯಿಕೆಗಳು ಸೂಚನಾ ಸಹ-ಅಸ್ತಿತ್ವ ಮತ್ತು ಭವಿಷ್ಯವನ್ನು ಮುಂದುವರಿಸುವುದರಿಂದ, ಚಿಪ್‌ಗೆ ಸಂಯೋಜಿಸಲಾದ ಕೋರ್‌ಗಳ ಸಂಖ್ಯೆಯು ಹೆಚ್ಚಾಗುತ್ತಲೇ ಇರುತ್ತದೆ ಮತ್ತು ಕಂಪ್ಯೂಟಿಂಗ್‌ನ ಹೆಚ್ಚುತ್ತಿರುವ ಬೇಡಿಕೆಗಳನ್ನು ಪೂರೈಸಲು ಬಸ್-ಆಧಾರಿತ SoC ಆರ್ಕಿಟೆಕ್ಚರ್‌ಗಳು ಹೆಚ್ಚು ಕಷ್ಟಕರವಾಗುತ್ತವೆ.ಇದರ ಮುಖ್ಯ ಅಭಿವ್ಯಕ್ತಿಗಳು
1. ಕಳಪೆ ಸ್ಕೇಲೆಬಿಲಿಟಿ.soC ಸಿಸ್ಟಮ್ ವಿನ್ಯಾಸವು ಸಿಸ್ಟಮ್ ಅವಶ್ಯಕತೆಗಳ ವಿಶ್ಲೇಷಣೆಯೊಂದಿಗೆ ಪ್ರಾರಂಭವಾಗುತ್ತದೆ, ಇದು ಹಾರ್ಡ್‌ವೇರ್ ಸಿಸ್ಟಮ್‌ನಲ್ಲಿ ಮಾಡ್ಯೂಲ್‌ಗಳನ್ನು ಗುರುತಿಸುತ್ತದೆ.ಸಿಸ್ಟಮ್ ಸರಿಯಾಗಿ ಕೆಲಸ ಮಾಡಲು, ಚಿಪ್‌ನಲ್ಲಿನ SoC ಯಲ್ಲಿನ ಪ್ರತಿ ಭೌತಿಕ ಮಾಡ್ಯೂಲ್‌ನ ಸ್ಥಾನವನ್ನು ತುಲನಾತ್ಮಕವಾಗಿ ನಿವಾರಿಸಲಾಗಿದೆ.ಭೌತಿಕ ವಿನ್ಯಾಸವು ಪೂರ್ಣಗೊಂಡ ನಂತರ, ಮಾರ್ಪಾಡುಗಳನ್ನು ಮಾಡಬೇಕಾಗಿದೆ, ಇದು ಪರಿಣಾಮಕಾರಿಯಾಗಿ ಮರುವಿನ್ಯಾಸ ಪ್ರಕ್ರಿಯೆಯಾಗಬಹುದು.ಮತ್ತೊಂದೆಡೆ, ಬಸ್ ಆರ್ಕಿಟೆಕ್ಚರ್‌ನ ಅಂತರ್ಗತ ಮಧ್ಯಸ್ಥಿಕೆ ಸಂವಹನ ಕಾರ್ಯವಿಧಾನದ ಕಾರಣದಿಂದ ಅವುಗಳ ಮೇಲೆ ವಿಸ್ತರಿಸಬಹುದಾದ ಪ್ರೊಸೆಸರ್ ಕೋರ್‌ಗಳ ಸಂಖ್ಯೆಯಲ್ಲಿ ಬಸ್ ಆರ್ಕಿಟೆಕ್ಚರ್ ಆಧಾರಿತ SoC ಗಳು ಸೀಮಿತವಾಗಿವೆ, ಅಂದರೆ ಕೇವಲ ಒಂದು ಜೋಡಿ ಪ್ರೊಸೆಸರ್ ಕೋರ್ಗಳು ಒಂದೇ ಸಮಯದಲ್ಲಿ ಸಂವಹನ ಮಾಡಬಹುದು.
2. ವಿಶೇಷವಾದ ಕಾರ್ಯವಿಧಾನವನ್ನು ಆಧರಿಸಿದ ಬಸ್ ಆರ್ಕಿಟೆಕ್ಚರ್‌ನೊಂದಿಗೆ, SoC ಯಲ್ಲಿನ ಪ್ರತಿಯೊಂದು ಕ್ರಿಯಾತ್ಮಕ ಮಾಡ್ಯೂಲ್ ಬಸ್‌ನ ನಿಯಂತ್ರಣವನ್ನು ಪಡೆದ ನಂತರ ಮಾತ್ರ ಸಿಸ್ಟಮ್‌ನಲ್ಲಿರುವ ಇತರ ಮಾಡ್ಯೂಲ್‌ಗಳೊಂದಿಗೆ ಸಂವಹನ ನಡೆಸಬಹುದು.ಒಟ್ಟಾರೆಯಾಗಿ, ಒಂದು ಮಾಡ್ಯೂಲ್ ಸಂವಹನಕ್ಕಾಗಿ ಬಸ್ ಮಧ್ಯಸ್ಥಿಕೆ ಹಕ್ಕುಗಳನ್ನು ಪಡೆದಾಗ, ವ್ಯವಸ್ಥೆಯಲ್ಲಿನ ಇತರ ಮಾಡ್ಯೂಲ್ಗಳು ಬಸ್ ಮುಕ್ತವಾಗುವವರೆಗೆ ಕಾಯಬೇಕು.
3. ಏಕ ಗಡಿಯಾರ ಸಿಂಕ್ರೊನೈಸೇಶನ್ ಸಮಸ್ಯೆ.ಬಸ್ ರಚನೆಗೆ ಜಾಗತಿಕ ಸಿಂಕ್ರೊನೈಸೇಶನ್ ಅಗತ್ಯವಿರುತ್ತದೆ, ಆದಾಗ್ಯೂ, ಪ್ರಕ್ರಿಯೆಯ ವೈಶಿಷ್ಟ್ಯದ ಗಾತ್ರವು ಚಿಕ್ಕದಾಗಿದೆ ಮತ್ತು ಚಿಕ್ಕದಾಗಿದೆ, ಕಾರ್ಯಾಚರಣೆಯ ಆವರ್ತನವು ವೇಗವಾಗಿ ಏರುತ್ತದೆ, ನಂತರ 10GHz ಅನ್ನು ತಲುಪುತ್ತದೆ, ಸಂಪರ್ಕ ವಿಳಂಬದಿಂದ ಉಂಟಾಗುವ ಪರಿಣಾಮವು ತುಂಬಾ ಗಂಭೀರವಾಗಿರುತ್ತದೆ ಮತ್ತು ಜಾಗತಿಕ ಗಡಿಯಾರ ಮರವನ್ನು ವಿನ್ಯಾಸಗೊಳಿಸಲು ಅಸಾಧ್ಯವಾಗಿದೆ. , ಮತ್ತು ಬೃಹತ್ ಗಡಿಯಾರ ಜಾಲದ ಕಾರಣ, ಅದರ ವಿದ್ಯುತ್ ಬಳಕೆಯು ಚಿಪ್ನ ಒಟ್ಟು ವಿದ್ಯುತ್ ಬಳಕೆಯ ಹೆಚ್ಚಿನ ಭಾಗವನ್ನು ಆಕ್ರಮಿಸುತ್ತದೆ.
